8.0 I/O 系统导航与术语

本章定位：计算机组成原理 · 第 8 章 I/O 系统 | 408 重点：I/O 接口与编址、三种基本控制方式、中断机制、DMA

一句话核心：I/O 系统的主线是“设备如何接入（接口）→ CPU 如何指挥（控制方式）→ 出错/完成如何通知（中断）→ 大数据如何搬运（DMA）”

一、章节地图

笔记	定位	关键词	层次
8.1 概述	全章框架	硬件 + 软件构成、作用、章节主线	轻量
8.2 IO设备及其特性	被交换的对象	外设定义、异步性、实时性、独立性	轻量
8.3 IO接口	设备与总线的适配层	接口 vs 端口、DBR/DCR/DSR、统一/独立编址、OS跨科	核心
8.4 概述	控制方式全景	程序查询、中断、DMA、通道、I/O 处理机	轻量
8.5 程序直接控制方式	最原始的查询方式	忙等待、定时轮询、MIPS/x86 指令	核心
8.6 中断驱动方式概述	中断入门	消除轮询、中断开销、适用边界	轻量
8.7 中断的概念	中断基础	内/外中断、向量/非向量、单级/多重	核心
8.8 中断优先级和中断屏蔽	谁能打断谁	响应优先级 vs 处理优先级、屏蔽字	核心
8.9 中断请求	中断源如何被识别	四种请求方式、8259A、INTR/INTA/EOI	核心
8.10 单级中断处理流程	一次中断怎么走完	中断隐指令三件事、ISR 五步、断点 vs 现场	核心
8.11 多重中断的处理流程	中断如何嵌套	屏蔽字、两次开关中断、EOI、ISR vs 子函数	核心
8.12 DMA控制方式	大数据怎么搬	DMAC、DREQ/DACK、HOLD/HLDA、三种争用方式	核心

二、三大控制方式对比

维度	程序查询	中断驱动	DMA
CPU 参与	轮询期间完全/部分占用	响应中断时参与	仅初始化与结束
数据传送单位	字/字节	字/字节	数据块
数据通路	CPU 执行程序经 DBR	CPU 执行 ISR 经 DBR	设备 ↔ 主存，经 DMAC 控制
响应时机	轮询到就绪	指令执行完毕	存取周期/总线事务结束
关键开销	轮询等待	中断响应 + 上下文切换 + ISR	总线争用 + DMA 初始化/善后
适用	简单系统、单任务、超高速设备	慢速/中速、多任务	高速、大批量数据
典型硬件	I/O 接口	中断控制器	DMAC

- 通道方式：通道执行通道程序，管理一组设备，CPU 只发启动命令
- I/O 处理机：拥有独立指令系统与存储器，处理复杂 I/O，CPU 几乎不参与
- 演进主线：不断把“等待”和“搬运”从 CPU 卸载到硬件

三、中断核心对比

对比	核心区分
单级 vs 多重	单级 ISR 全程关中断；多重允许更高处理优先级中断嵌套
响应优先级 vs 处理优先级	同时到达谁先响应 vs 执行中谁能打断谁；后者可由屏蔽字动态调整
断点 vs 现场	断点 = PC + PSW，硬件保存；现场 = 通用寄存器，软件保存
中断隐指令 vs ISR	隐指令：关中断、保存断点、中断识别（硬件）；ISR：保护现场、服务、恢复、开中断、返回（软件）
中断向量 vs 向量地址	中断向量 = ISR 入口地址；向量地址 = 向量表中存放入口地址的单元地址
中断类型号 vs 中断向量	类型号是索引；中断向量是表项内容（入口地址）
向量中断 vs 非向量中断	硬件直接给入口 vs 软件轮询状态寄存器确定中断源
可屏蔽 vs 不可屏蔽	INTR 受 IF 控制；NMI 不受 IF 控制，优先级最高

对比	核心区分
中断屏蔽 vs 关中断	按位屏蔽某个中断源 vs 屏蔽所有可屏蔽中断（IF=0）

四、DMA 核心对比

对比	核心区分
DREQ/DACK	设备 ↔ DMAC：设备申请 DMA 传送，DMAC 应答
HOLD/HLDA	DMAC ↔ CPU：DMAC 申请总线使用权，CPU 让出总线
INTR	DMAC → CPU：整块传完，请 CPU 善后
DMA vs 中断	DMA 请求总线、硬件搬运、不保存 CPU 现场；中断请求 CPU 时间、软件传送、要保护现场
DMA 读/写	408 按主存角度：DMA 读 = 主存→设备；DMA 写 = 设备→主存
独占访问 vs 交替访问 vs 周期挪用	整块独占 vs 固定时隙交替 vs 按需借一个存储周期；周期挪用最主流
第三方 DMA vs 第一方 DMA	DMAC 在设备与主存之间 vs DMAC 集成到 I/O 接口中

五、术语表

I/O 接口与编址

- **I/O 接口**：设备与总线之间的整块适配电路，完成寻址、控制、状态、数据缓冲、格式转换等
- **I/O 端口**：接口中可被 CPU 寻址访问的寄存器（DBR、DCR、DSR 等）
- **统一编址（MMIO）**：端口与主存共用一个地址空间，用普通访存指令访问
- **独立编址（PMIO）**：端口与主存分别编址，用 IN/OUT 等专用 I/O 指令访问

中断

- **中断隐指令**：CPU 响应中断后由硬件自动完成的一组操作，没有操作码，不是真正的指令
- **中断服务程序（ISR）**：处理具体中断事件的软件程序
- **断点**：被中断程序的返回地址与状态，408 口径为 PC + PSW，由硬件保存
- **现场**：通用寄存器等工作环境，由 ISR 软件保存
- **响应优先级**：多个中断源同时请求时，CPU 响应谁的次序，硬件固定
- **处理优先级**：多重中断中，谁能打断谁的次序，可由屏蔽字动态调整
- **中断类型号**：中断控制器送给 CPU 的编号，用于索引中断向量表
- **中断向量**：中断服务程序的入口地址
- **向量地址**：中断向量表中存放某入口地址的单元地址
- **单级中断**：ISR 执行期间不再响应其他中断
- **多重中断（嵌套中断）**：ISR 执行期间允许更高处理优先级的中断打断

- **向量中断**：硬件直接给出中断源对应的向量地址
- **非向量中断**：多个设备共享请求线，软件轮询状态寄存器确定中断源

DMA

- **DMAC**：DMA 控制器，负责申请总线、提供地址与控制信号、自动修改地址和计数
- **DREQ/DACK**：设备与 DMAC 之间的 DMA 请求/应答
- **HOLD/HLDA**：DMAC 与 CPU 之间的总线请求/让出
- **独占访问**：DMAC 整块独占总线，CPU 期间不能访存
- **交替访问**：固定时隙分给 CPU 与 DMAC，互不干扰但可能闲置
- **周期挪用（周期窃取）**：DMAC 按需借用一个个存储周期，通用计算机最主流
- **第三方 DMA / 第一方 DMA**：DMAC 独立于接口 vs DMAC 集成到 I/O 接口

六、学习路径

第一轮（按章节顺序）

8.1 → 8.2 → 8.3 → 8.4 → 8.5 → 8.6 → 8.7 → 8.8 → 8.9 → 8.10 → 8.11 → 8.12

复习（按考点簇）

- 接口与编址：8.3
- 三种控制方式：8.4 → 8.5 → 8.6 → 8.12
- 中断主线：8.7 → 8.8 → 8.9 → 8.10 → 8.11
- DMA 主线：8.12

自测重点

- 接口 vs 端口、DBR/DCR/DSR 读写方向
- 统一编址 vs 独立编址的判断口诀
- 忙等待 vs 定时轮询的 CPU 利用率
- 响应优先级 vs 处理优先级、屏蔽字轨迹题
- 8259A 的 IRR/IMR/ISR/PR、两次 INTA、EOI
- 中断隐指令 vs ISR、断点 vs 现场
- DMA 的信号线、三种争用方式、DMA vs 中断

七、跨科链接

- OS 视角：笔记06_IO 设备设备驱动与存储介质原理_笔记
- 前置章节：7.5 总线仲裁（链式查询与中断请求的链式查询相似）
- 本章各笔记：见上方章节地图